دانلود مقاله : NRTBox جعبه ابزار متلب Simulink جهت ارزیابی عملکرد سوئیچ NoC و اکتشاف اولیه ساختاری با به کارگیری گسسته
تعداد کلمات فایل انگلیسی:2874کلمه5صفحه pdf
تعداد صفحات فایل ترجمه:11صفحه word فونت14 Arial
چکیده- اکتشاف فضای طراحی اولیه نشان داده که عاملی مهم در کاهش زمان توسعه شبکه در تراشه[1] ها است. در این مقاله، ما یک جعبه ابزار متلب را با هدف طراحی اکتشافی فضای طراحی اولیه برای طراحی روتر NoC، عنصر(جزء) پایه روتر[2] NoC ارائه می دهیم. این جعبه ابزار بر اساس موتور SimEvents موتور شبیه سازی رویداد گسسته است. جعبه ابزار ارائه شده می تواند برای طراحی گرافیکی روتر و اندازه گیری عملکرد آنها مورد استفاده قرار گیرد (توان عملیاتی[3]، تاخیر[4]، و غیره). یک اثبات طراحی مفهومی روتر NoC 3بعدی با استفاده از جعبه ابزار نیز ارائه شده است. اصطلاحات فهرست – NoC، روتر، شبیه سازی رویدادهای گسسته، SimEvents، Simulink، ارزیابی عملکرد.
- مقدمه
با پیشرفت در ساخت مدار مجتمع و تایید، طراحی و ساخت تراکم (چگالی) بالا و مدارهای مجتمع با پیچیدگی بالا امکان پذیر شده است. انتقال از سیستم بر روی نمونه تراشه (SoC) به سیستم چند پردازنده بر روی نمونه تراشه (MPSoC) به دلیل پیشرفت های فوق به واقعیت تبدیل شده است. زیرساخت ارتباطات نقش مهمی در تعیین عملکرد جهانی MPSoC ها دارد [1]، همانطور که مبادله نتایج محاسبات میان PE ها (پردازش عناصر) برای اکثر الگوریتم های محاسباتی توزیع شده ضروری است. مفهوم Network on Chip (NoC) به عنوان یک زیرساخت اتصال برای MPSoCs معرفی شد. ابزار EDA با افزایش پیچیدگی هر دو PE ها و اتصالات خودش باید مقابله کند. اکتشاف اولیه ساختاری می تواند تلاش لازم برای پیاده سازی MPSoC ها و کاهش پیچیدگی خود EDA ها را ذخیره کند.
NRTBox: A Matlab Simulink toolbox for NoC switch performance evaluation and early architectural exploration using discret
Abstract—Early design space exploration has been shown to be an important factor in reducing the development time for Network on Chips. In this paper, we present a Matlab toolbox aimed at the early-stage design space exploration for NoC router design, the router founding element of a NoC. The toolbox is based on the discrete event simulation engine SimEvents. The presented toolbox can be used to graphically design routers and measure their performances (throughput, latency, etc.) A proof of concept design of a 3D NoC router using Toolbox is, also, presented. Index Terms—NoC, Router, Discrete Events Simulation, SimEvents, Simulink, Performance evaluation
- INTRODUCTION
With the advances in integrated circuit manufacturing and verification, the design and fabrication of high density and high complexity integrated circuits has become possible. The transition from the System on Chip (SoC) paradigm to the Multi-Processor System on Chip paradigm (MPSoC) has be- come a reality owing to the aforementioned advances. The interconnect infrastructure plays a big role in the determination of the MPSoCs global performance [1], as the exchange of intermediary computation results between PEs (Processing Elements) is necessary for the majority of dis- tributed computing algorithms. The concept of the Network on Chip (NoC) was introduced as an interconnect infrastructure for MPSoCs. EDA tools have to cope with increasing complexity of both the PEs and the interconnect itself. Early architectural explo- ration could save the effort needed to implement MPSoCs and reduce the complexity of the EDAs themselves.
کد:13033
دانلود رایگان فایل انگلیسی:
رمز فایل:www.downloadmaghaleh.com
دانلود مقاله دات کام 
توضیحات محصول
دانلود مقاله : NRTBox جعبه ابزار متلب Simulink جهت ارزیابی عملکرد سوئیچ NoC و اکتشاف اولیه ساختاری با به کارگیری گسسته
تعداد کلمات فایل انگلیسی:2874کلمه5صفحه pdf
تعداد صفحات فایل ترجمه:11صفحه word فونت14 Arial
چکیده- اکتشاف فضای طراحی اولیه نشان داده که عاملی مهم در کاهش زمان توسعه شبکه در تراشه[1] ها است. در این مقاله، ما یک جعبه ابزار متلب را با هدف طراحی اکتشافی فضای طراحی اولیه برای طراحی روتر NoC، عنصر(جزء) پایه روتر[2] NoC ارائه می دهیم. این جعبه ابزار بر اساس موتور SimEvents موتور شبیه سازی رویداد گسسته است. جعبه ابزار ارائه شده می تواند برای طراحی گرافیکی روتر و اندازه گیری عملکرد آنها مورد استفاده قرار گیرد (توان عملیاتی[3]، تاخیر[4]، و غیره). یک اثبات طراحی مفهومی روتر NoC 3بعدی با استفاده از جعبه ابزار نیز ارائه شده است. اصطلاحات فهرست – NoC، روتر، شبیه سازی رویدادهای گسسته، SimEvents، Simulink، ارزیابی عملکرد.
با پیشرفت در ساخت مدار مجتمع و تایید، طراحی و ساخت تراکم (چگالی) بالا و مدارهای مجتمع با پیچیدگی بالا امکان پذیر شده است. انتقال از سیستم بر روی نمونه تراشه (SoC) به سیستم چند پردازنده بر روی نمونه تراشه (MPSoC) به دلیل پیشرفت های فوق به واقعیت تبدیل شده است. زیرساخت ارتباطات نقش مهمی در تعیین عملکرد جهانی MPSoC ها دارد [1]، همانطور که مبادله نتایج محاسبات میان PE ها (پردازش عناصر) برای اکثر الگوریتم های محاسباتی توزیع شده ضروری است. مفهوم Network on Chip (NoC) به عنوان یک زیرساخت اتصال برای MPSoCs معرفی شد. ابزار EDA با افزایش پیچیدگی هر دو PE ها و اتصالات خودش باید مقابله کند. اکتشاف اولیه ساختاری می تواند تلاش لازم برای پیاده سازی MPSoC ها و کاهش پیچیدگی خود EDA ها را ذخیره کند.
NRTBox: A Matlab Simulink toolbox for NoC switch performance evaluation and early architectural exploration using discret
Abstract—Early design space exploration has been shown to be an important factor in reducing the development time for Network on Chips. In this paper, we present a Matlab toolbox aimed at the early-stage design space exploration for NoC router design, the router founding element of a NoC. The toolbox is based on the discrete event simulation engine SimEvents. The presented toolbox can be used to graphically design routers and measure their performances (throughput, latency, etc.) A proof of concept design of a 3D NoC router using Toolbox is, also, presented. Index Terms—NoC, Router, Discrete Events Simulation, SimEvents, Simulink, Performance evaluation
With the advances in integrated circuit manufacturing and verification, the design and fabrication of high density and high complexity integrated circuits has become possible. The transition from the System on Chip (SoC) paradigm to the Multi-Processor System on Chip paradigm (MPSoC) has be- come a reality owing to the aforementioned advances. The interconnect infrastructure plays a big role in the determination of the MPSoCs global performance [1], as the exchange of intermediary computation results between PEs (Processing Elements) is necessary for the majority of dis- tributed computing algorithms. The concept of the Network on Chip (NoC) was introduced as an interconnect infrastructure for MPSoCs. EDA tools have to cope with increasing complexity of both the PEs and the interconnect itself. Early architectural explo- ration could save the effort needed to implement MPSoCs and reduce the complexity of the EDAs themselves.
کد:13033
دانلود رایگان فایل انگلیسی:
رمز فایل:www.downloadmaghaleh.com